Vyhledat

Seminář ModelSim

Technická podpora

PCSCHEMATIC (+420) 728 304 701
PADS, CAM350, BluePrint (+420) 737 740 487

CADware s.r.o. » Aktuálně » Výstavy a semináře » Seminář ModelSim

15. 4. 2020 9:00 - 16:00 Hotel Akademie Naháč, Chocerady, D1 - Exit 29

Seminář zabývající se tvorbou, simulací a verifikací HDL kódu pro FPGA i ASIC obvody v programu ModelSim. Probírat se budou jak základní náhled programu a rozdělení funkcí, tak jeho možnosti jako simulace kódu, náhled prostředků, tak pokročilé metody ověřování jako použití asertions, coverage (code i functional) a formal verifikace. Zeptat se můžete i na obecnější informace nesouvisející s programem.

V plánu je i možnost si program s asistencí vyzkoušet. 

Semináře se zúčastní technik Mentor, A Siemens business: Stefan Bauer zabývající se HDL simulací. Bude prezentovat několik přednášek a zodpovídat případné dotazy.

Pokud se zajímáte o tvorbu v HDL jazyce nebo o programy ModelSim (Questa) či máte k tomuto tématu dotazy přijďte na tento seminář sdílet informace s kolegy a něco se dozvědět z tohoto oboru.

Vstup je zdarma na základě registrace na email sona@cadware.cz nebo telefonním čísle +420 602 648 568.

Plánovaná agenda:

9:00 – 9:15
Úvod

9:15 – 9:45
Design and Verification Flow

9:45 – 10:30
ModelSim & Questa Overview

10:30 – 10:45
přestávka

10:45 – 12:15
Coverage & Analysis

12:15 – 13:30
Oběd

13:30 – 14:30
Formal Analysis

14:30 – 15:30
Občerstvení a otevřená diskuze

Seminar022020

Více o programu ModelSim